华为提供了一种追逐先进芯片的新方法。不是通过继续缩小晶体管，而是让许多芯片作为一个系统更紧密，更快地工作。
根据5月30日星期六引用的中国日报的报道，这一想法被称为Tau Scaling Law。该理论由华为半导体业务部总裁何廷波在提交给《中国科学信息科学》期刊的一篇论文中提出。
数十年来，芯片行业一直依赖摩尔定律。它的内容很简单：计算机芯片中的晶体管数量每两年翻一番。晶体管是芯片中帮助处理数据的微小元件。
问题是，晶体管现在已经非常小，接近现代生产能力的极限。进一步缩小它们变得越来越困难，越来越昂贵。
上海交通大学集成电路学院教授周建军表示，华为正在寻找另一条道路。方法不再是迫使晶体管变得更小，而是让一组芯片更有效地工作。
根据He的说法，晶体管缩小的核心一直是缩短芯片的工作时间。缩放定律试图从另一边削减时间，即减少设备，电路，芯片和系统之间的信号传播时间。
与之类似，摩尔定律就像是一名单跑运动员，他不断训练自己跑得更快。缩放定律更像是一支接力队。并不是所有的跑步者都必须跑得最快，但一个整洁的传球可以赢得比赛。
周说，这一理论为全球半导体技术开辟了新方向，为中国芯片产业提供了新的路线图。
“芯片制造不再需要过度依赖最先进的露光设备，先进的芯片封装技术的战略作用也在不断增强，”周说。
中国日报报道，这一想法的背景与对中国半导体行业的贸易压力密不可分。美国阻止了来自世界主要供应商的极端紫外光刻机和先进芯片制造设备的运输。
光刻是一种在芯片上打印非常小图案的过程。工具越先进，可以制造的组件越小，越紧凑。
华为表示，缩放定律可以帮助它在2031年生产具有1.4纳米等效晶体管密度的芯片。相比之下，全球最大的先进芯片制造商台积电的目标是2028年的1.4纳米工艺。
华泰证券全球技术战略首席分析师黄乐平认为，华为正在“利用架构创新来弥补先进制造工艺和设备的不足”。
一个例子是华为今年秋季发布的新麒麟芯片。该芯片将使用LogicFolding，这是一种多层架构，可以缩短主线路，提高晶体管的密度和效率。
360安全集团创始人周鸿祎表示，中国芯片产业现在开始回答一个重要问题：当获得尖端芯片技术受到限制时，还有第二条道路吗？
然而，专家们提醒说，现在说缩放定律取代了摩尔定律还为时过早。该理论还需要在各种类型的芯片、设计工具、生产生态系统和实际使用中进行测试。
The English, Chinese, Japanese, Arabic, and French versions are automatically generated by the AI. So there may still be inaccuracies in translating, please always see Indonesian as our main language. (system supported by DigitalSiber.id)
