شريحة TSMC بحجم 2nm بحجم الظفر البشري ستصل إلى السوق في عام 2026

جاكرتا - قدمت شركة تايوان لصناعة أشباه الموصلات (TSMC) مؤخرا تحديثا حول خططها لبناء رقائق بعملية 2 نانومتر (نانومتر) من المتوقع أن تبدأ الشحن إلى العملاء في عام 2026.

أكد الرئيس التنفيذي لشركة TSMC CC Wei مؤخرا رسميا أن شريحة 2nm الخاصة بالشركة ، كما هو متوقع ، ستعتمد على ترانزستور شامل (GAA) يمثل تغييرا عن هيكل ترانزستور Fin Field-Effect (FinFET) الحالي.

وستستمر عملية التصنيع أيضا في الاعتماد على الطباعة الحجرية فوق البنفسجية المتطرفة (EUV) الحالية، مع فتحة عددية تبلغ 0.33.

ومن المتوقع أن تكون التكنولوجيا جاهزة للإنتاج في مرحلة المخاطر بحلول نهاية عام 2024 وللإنتاج بكميات كبيرة (HVM) في نهاية عام 2025. وهذا يعني أن عملاء TSMC سيحصلون على أول رقائق تعتمد على 2 نانومتر في عام 2026.

يوفر TSMC باستمرار تحديثات عقدة العملية كل عامين ، مع إصدارات محسنة ومخصصة من العقد الحالية التي يتم طرحها بينهما.

ومع ذلك ، فإن TSMC ليست الوحيدة ناهيك عن الأولى التي تعمل على عملية 2nm ، فقد أحرز بعض منافسيها تقدما خطيرا. أطلقت IBM أول شريحة 2nm العام الماضي.

إن اختراق IBM مهم جدا. وتقول الشركة المصنعة إنه باستخدام عملية 2nm ، فهي قادرة على احتواء 50 مليار ترانزستور كبير في شريحة بحجم ظفر الإنسان. هذا هو 20 مليار أكثر من عملية 5nm عندما أعلنت IBM عنها في عام 2017.

تتحرك جميع الشركات المصنعة الرئيسية ببطء نحو عقد معالجة أصغر. الانتقال من 7nm إلى 5nm ، وفي المستقبل ، من 5nm إلى 3nm ، سيجلب تحسينات كبيرة من حيث الأداء والحرارة.

يمكن للترانزستورات الأصغر استخدام طاقة أقل ، وشغل مساحة أقل ، وتعزيز أداء أفضل لأنه يمكن تكديس المزيد من النوى على شريحة أصغر.

وبالمثل ، يمكن أن يؤدي التبديل إلى 2nm إلى أداء لا يمكننا تخيله على أجهزة الكمبيوتر التي تحتوي على أجهزة اليوم ، ولكن سيتعين علينا الانتظار.

في حين تقول TSMC إن الشريحة الجديدة تسير على الطريق الصحيح لبدء الإنتاج الضخم في عام 2025 ، فمن غير المرجح أن تراها على جهاز الكمبيوتر في وقت أقرب من النصف الثاني من عام 2026. إنه طريق طويل يجب قطعه قبل تضمين عملية 2nm في منتج ناجح.