雅加达 - 英特尔公司的一个研究小组于12月11日星期六公布了他们认为将有助于加速并继续缩小计算芯片在未来十年内的工作。这是通过几种旨在将芯片部件堆叠在一起的技术来完成的。
英特尔研究组件小组在旧金山举行的一次国际会议上发表了一篇论文，介绍了这项工作。这些硅谷公司正在努力重新获得制造最小和最快的芯片的领先地位。
在过去的几年里，他们已经失去了制造最快的芯片给台湾积体电路制造公司（TMSC）和三星电子有限公司等竞争对手。
虽然英特尔首席执行官帕特·格尔辛格（Pat Gelsinger）已经制定了一项商业计划，旨在到2025年重新获得这一优势，但上周六启动的研究工作概述了英特尔计划在2025年之后如何竞争。
英特尔将更多的计算能力打包到芯片中的一种方法是将"瓷砖"或"小芯片"堆叠在三维空间中，而不是将所有芯片作为二维空间中的一块。英特尔周六展示了一些工作，该工作可以允许堆叠的磁贴之间多10倍的连接，这意味着更复杂的磁贴可以堆叠在一起。
但也许上周六展示的最大进步是一篇研究论文，展示了如何将晶体管堆叠在一起 - 通过表示数字逻辑1和0来构成芯片最基本构建块的微小开关 - 彼此堆叠在一起。
英特尔认为，该技术将导致可以封装在芯片给定区域中的晶体管数量增加30%至50%。增加晶体管的数量是芯片在过去50年中一直变得更快的主要原因。
"通过将设备直接堆叠在一起，我们正在节省面积，"英特尔组件研究小组董事兼高级首席工程师Paul Fischer在接受路透社采访时表示。
"我们正在减少互连长度并节省能源，使其不仅更具成本效益，而且性能更好，"他说。
The English, Chinese, Japanese, Arabic, and French versions are automatically generated by the AI. So there may still be inaccuracies in translating, please always see Indonesian as our main language. (system supported by DigitalSiber.id)
